3.7 基于Verilog HDL的门电路设计