4.2.1 Verilog文件编译