4.2.4 时钟模块的VHDL程序设计