4.2.5 接收模块的VHDL程序设计